Anzeige
Skip to content

TSMCs modernste Fertigung gehört wohl bald fast vollständig der KI

Image description
Nano Banana Pro prompted by THE DECODER

Kurz & Knapp

  • 2026 wechseln Nvidia, Google, Amazon und AMD ihre KI-Beschleuniger gleichzeitig auf TSMCs N3-Prozess. TSMC hat die Nachfrage laut SemiAnalysis jahrelang unterschätzt und kann frühestens in zwei Jahren genug Kapazität aufbauen.
  • KI-Wafer sollen 2027 rund 86 Prozent der N3-Kapazität beanspruchen. Sinkende Smartphone-Nachfrage setzt Kapazität frei, die direkt in KI-Chips umgeleitet wird.
  • Auch der Speicher ist knapp. HBM verbraucht pro Bit dreimal so viel Wafer-Kapazität wie herkömmliches DRAM, und mit HBM4 wird das Verhältnis noch ungünstiger.

Laut einer Analyse von SemiAnalysis verdrängen KI-Chips Smartphones von TSMCs modernster Fertigung. Bis 2027 könnten 86 Prozent der N3-Kapazität für KI-bezogene Chips reserviert sein.

2026 wechseln praktisch alle großen KI-Beschleuniger-Familien gleichzeitig auf TSMCs N3-Fertigungsprozess, darunter Nvidias Rubin, Googles TPU v7/v8, Amazons Trainium3 und AMDs MI350X. Der resultierende Nachfrageschock trifft auf eine Chipfertigung, die nicht schnell genug Kapazität aufbauen kann. TSMC sei „auf dem falschen Fuß erwischt" worden, „da der Kapazitätsausbau nicht mit der explodierenden KI-Nachfrage Schritt halten konnte."

SemiAnalysis betont, wie stark TSMC die KI-Nachfrage unterschätzt hat. Obwohl der größte Compute-Ausbau der Geschichte Ende 2022 mit dem Launch von ChatGPT begann, überstieg TSMCs Investitionsbudget erst 2025 den bisherigen Höchstwert. Erst jetzt habe TSMC „erkannt, wie weit die Kundennachfrage die eigene Kapazität übersteigt" und werde deshalb 2026 den Vorjahresrekord bei den Investitionen deutlich übertreffen. Doch selbst zusätzliche Milliarden lösen das Problem nicht kurzfristig. Neue Reinräume müssen erst gebaut und ausgestattet werden, bevor zusätzliche Kapazität online gehen kann. TSMC werde daher „in den nächsten zwei Jahren nicht genug Kapazität aufbauen können, um die Nachfrage vollständig zu bedienen."

Auslastung über 100 Prozent, Smartphones als Puffer

Die Lage ist laut den Analysten so angespannt, dass die effektive N3-Auslastung in der zweiten Jahreshälfte 2026 über 100 Prozent liegen soll. TSMC verlagere einzelne Prozessschritte in andere Fabs, um jede mögliche zusätzliche Kapazität freizusetzen. Während KI-bezogene Wafer 2026 knapp 60 Prozent der N3-Produktion ausmachen, soll dieser Anteil 2027 auf 86 Prozent steigen und Smartphones sowie PC-Prozessoren nahezu vollständig von der modernsten Fertigungsstufe verdrängen.

Anzeige
DEC_D_Incontent-1

Die Smartphone-Branche werde dabei zum Überdruckventil. Sinkende Verbrauchernachfrage, getrieben durch steigende Speicherpreise, setze Wafer-Kapazität frei, die direkt in KI-Beschleuniger umgeleitet wird. SemiAnalysis rechnet vor, dass bereits eine Umschichtung von 25 Prozent der Smartphone-Wafer rund 700.000 zusätzliche Rubin-GPUs oder 1,5 Millionen zusätzliche TPU v7 ermöglichen würde.

Allerdings löse allein mehr Logik-Kapazität das Problem nicht, denn auch der Speicher ist knapp. HBM verbrauche pro Bit rund dreimal so viel Wafer-Kapazität wie herkömmliches DRAM, mit dem Übergang auf HBM4 könnte sich dieses Verhältnis sogar auf das Vierfache ausweiten.

KI-News ohne Hype – von Menschen kuratiert

Mit dem THE‑DECODER‑Abo liest du werbefrei und wirst Teil unserer Community: Diskutiere im Kommentarsystem, erhalte unseren wöchentlichen KI‑Newsletter, 6× im Jahr den „KI Radar"‑Frontier‑Newsletter mit den neuesten Entwicklungen aus der Spitze der KI‑Forschung, bis zu 25 % Rabatt auf KI Pro‑Events und Zugriff auf das komplette Archiv der letzten zehn Jahre.

Quelle: SemiAnalysis